디자인을 통한 고속 PCB

비아의 기생 특성 분석을 통해 고속 PCB 설계의 단순한 비아가 회로 설계에 큰 부정적인 영향을 줄 수 있음을 알 수 있습니다. 비아의 기생 효과의 악영향을 줄이기 위해 디자인에서 가능한 한 많이 할 수 있습니다.

1. 비용 및 신호 품질을 고려하여 적당한 크기의 비아 크기를 선택하십시오. 예를 들어, 6-10 층 메모리 모듈 PCB 설계의 경우 10/20 밀 (드릴 / 패드) 비아가 선호됩니다. 일부 고밀도, 소형 보드의 경우 8/18 Mil를 사용할 수 있습니다. 구멍. 현재의 기술 조건 하에서는 더 작은 크기의 비아를 사용하기가 어렵습니다. 전원 또는 접지 비아의 경우, 더 큰 크기가 임피던스를 줄이기 위해 고려 될 수 있습니다.

2. 위에서 논의 된 두 방정식은 더 얇은 PCB 보드를 사용하면 비아 홀의 두 가지 기생 매개 변수를 줄일 수 있다고 결론 내릴 수 있습니다.

3. PCB상의 신호 트레이스는 가능한 한 많이 변경하면 안됩니다. 즉, 불필요한 비아를 사용하지 마십시오.

4. 전원 공급 장치와 접지 핀은 가장 가까운 구멍에 뚫어야합니다. 비아와 핀 사이의 리드가 짧을수록 인덕턴스가 증가하기 때문에 더 좋습니다. 동시에 임피던스를 줄이려면 전원 공급 장치 및 접지의 리드를 최대한 두껍게해야합니다.

5. 시그널 레이어 비아 근처에 접지 된 비아를 배치하여 신호에 가장 가까운 루프를 제공하십시오. PCB 보드에 많은 접지 비아를 배치 할 수도 있습니다. 물론 설계시 유연해야합니다. 앞에서 언급 한 통하다 모델은 각 레이어에 패드가있는 경우이며 때로는 일부 레이어의 패드를 축소하거나 제거 할 수도 있습니다. 특히 매우 높은 비아 밀도의 경우 구리 층에 깨진 채널이 형성되어이 문제를 해결할 수 있습니다. 비아 위치를 이동하는 것 외에도 구리 층에서 비아를 고려할 수도 있습니다. 패드 크기가 줄어 듭니다.